DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

008293592 \*\*Image available\*\* WPI Acc No: 1990-180593/199024

XRPX Acc No: N90-140343

Liquid crystal display panel with reduced pixel defects - uses thin film transistor array with gate, drain and pixel electrodes isolated from

leach other

Patent Assignee: NEC CORP (NIDE )
Inventor: KANEKO S; SUKEGAWA O

Number of Countries: 005 Number of Patents: 006

Patent Family:

| Patent No   | Kind | Date     | Applicat No | Kind | Date V   | Veek   |   |
|-------------|------|----------|-------------|------|----------|--------|---|
| EP 372821   | Α    | 19900613 | EP 89312448 | Α    | 19891129 | 199024 | В |
| JP 2149824  | Α    | 19900608 | JP 88304383 | Α    | 19881130 | 199029 |   |
| JP 2157827  | Α    | 19900618 |             |      |          | 199030 |   |
| US 5166816  | Α    | 19921124 | US 89442773 | Α    | 19891129 | 199250 |   |
|             |      |          | US 91695260 | Α    | 19910531 |        |   |
| EP 372821   | B1   | 19950308 | EP 89312448 | Α    | 19891129 | 199514 |   |
| DE 68921567 | E    | 19950413 | DE 621567   | Α    | 19891129 | 199520 |   |
|             |      |          | EP 89312448 | Α    | 19891129 |        |   |

Priority Applications (No Type Date): JP 88304383 A 19881130; JP 88313341 A 19881212

Cited Patents: 1.Jnl.Ref; A3...9119; DE 3714164; EP 267824; NoSR.Pub

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 372821 A

Designated States (Regional): DE FR GB

US 5166816 A 10 G02F-001/13 Cont of application US 89442773

EP 372821 B1 E 9 G02F-001/136 Designated States (Regional): DE FR GB

DE 68921567 E G02F-001/136 Based on patent EP 372821

Abstract (Basic): EP 372821 A

The LCD panel has a glass substrate (51), a number of rows of gate electrodes (52) provided on the glass substrate, and a number of columns of drain electrodes (56). Several pixel electrodes (60) correspond to each of the intersections of a matrix formed by the gate electrodes and the drain electrodes.

Two sets of insulating films (53, 58) are provided between the gate electrodes, the drain electrodes, and the pixel electrodes in order to isolate them from each other. The pixel electrodes (60) communicate with the source electrodes (57) through openings (59) in the second insulating films (58).

ADVANTAGE - Produces high yield. (10pp Dwg.No.5/6)

Title Terms: LIQUID; CRYSTAL; DISPLAY; PANEL; REDUCE; PIXEL; DEFECT; THIN;

FILM; TRANSISTOR; ARRAY; GATE; DRAIN; PIXEL; ELECTRODE; ISOLATE;

LEACH

Derwent Class: P81; U12; U14

International Patent Class (Main): G02F-001/13; G02F-001/136

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03182327

THIN FILM TRANSISTOR ARRAY DEVICE

PUB. NO.:

**02-157827** [JP 2157827 A]

PUBLISHED:

June 18, 1990 (19900618)

INVENTOR(s): SUKEGAWA OSAMU

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

63-313341 [JP 88313341]

FILED:

December 12, 1988 (19881212)

INTL CLASS:

[5] G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass Conductors); R119 (CHEMISTRY -- Heat Resistant Resins)

JOURNAL:

Section: P, Section No. 1101, Vol. 14, No. 409, Pg. 22,

September 05, 1990 (19900905)

## **ABSTRACT**

PURPOSE: To prevent the short-circuit between a picture element electrode and a source electrode or a drain electrode, and to increase the manufacturing yield of products by connecting the picture element electrode through an aperture part in an inter-layer insulating film to the source electrode or drain electrode.

CONSTITUTION: In a thin film transistor (TR) array device providing plural thin film TRs arranged to an array, and plural picture element electrodes 10, which are mutually connected, a silicon nitriding film 8 as the inter-layer insulating film is provided on a source electrode 7 and a drain electrode 6 of the thin film TR, and the source electrode 7 is connected through an aperture part 9 to the picture element electrode 10. Since the silicon nitriding film 10 exists between the drain electrode 6 and the picture element electrode 10, even when a photo resist defect exists, the interval between the picture element electrode 10 and the drain electrode 6 does not electrically short-circuited. Thus, the yield of the products can be improved.

匈日本国特許庁(JP)

(1) 特許出額公開

#### 平2-157827 四公開特許公報(A)

®Int. Cl. 3

識別配号

庁内整理番号

❷公開 平成2年(1990)6月18日

500

7370-2H 7514-5F

8624-5F H 01 L 29/78

311 S

審査請求 未請求 請求項の数 1 (全4頁)

薄膜トランジスタアレイ装置 会発明の名称

②特 願 昭63-313341

願 昭63(1988)12月12日

@発 明 者 Щ 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号 の出 頭 人 日本電気株式会社

四代 理 人 弁理士 井出 直孝

明

### 1. 発明の名称

薄膜トランジスタアレイ装置

## 2. 特許請求の範囲

1. アレイ状に配列された複数の薄膜トランジス タと、この薄膜トランジスタにそれぞれ接続され た複数の西書電極とを崩えた薄膜トランジスタア レイ装置において、

前記碑膜トランジスタのソース電話およびドレ イン電極上に層間絶縁度を設け、

この層間絶縁膜中に設けられた関口部を介して 前記ソース電極またはドレイン電極と前記画業電 極とを接続した

ことを特徴とする薄膜トランジスタアレイ装置。

## 3. 発明の詳細な説明

(産業上の利用分野)

本発明は液晶ディスプレイ用の薄膜トランジス

タアレイ装置の製造に利用される。

本発明は菌素電極(ピクセル電極)を有する薄 膜トランジスタアレイ装置に関し、特に、そのド レイン・ソース電極と関索電極の構成に関する。

本発明は、アレイ状に配列された複数の薄膜ト ランジスタと、各薄膜トランジスタのソース電極 またはドレイン電極にそれぞれ接続された面条電 極とを備えた薄膜トランジスタアレイ装置におい

前記ソース電視またはドレイン電話と前記画素 電極との接続を、前記ソース電極および前記ドレ イン電極上に設けられた絶縁膜中の関口部を介し て行うようにすることにより、

前記面素電極と前記ソース電極または前記ドレ イン電極との短絡を防止し、製品の製造が留りの 向上を図ったものである。

## 〔従来の技術〕

従来、被晶ディスプレイ用の薄膜トランジスタ アレイ装置においては、トランジスタ部アイラン

## 持盟平2-157827 (2)

ドを形成した後、金属によりドレイン電極および ソース電極を形成し、次に、透明導電膜を成膜し、 パターンニングすることによりソース画業電極を 形成していた。

第3図はかかる従来の輝度トランジスタアレイ 装置の要部を示す模式的級断面図である。ドレイ ン電格 6 およびソース電極 7 は、Cr (クロム) を 3000 A スパッタにより成膜しパターン化して形成 され、しかる後、ITO(Io<sub>2</sub>O<sub>3</sub>とSoO<sub>3</sub>との混合物、 Indius Tin Oxide) をスパッタにより 800 A 成膜 し、パターン化することにより面操電極10が形成 される。

なお、第3図において、1はガラス基板、2はゲート電極、3はゲート絶縁度としてのシリコン 弦化膜、4は真性アモルファスシリコン暦(以下、iーaーSiという。)、および5はπ・型アモルファスシリコン暦(以下、n・ーaーSiという。)である。

[発明が解決しようとする問題点]

前述した従来の薄膜トランジスタアレイ装置に

おいては、ドレイン電極6と画楽電極10が接続されたソース電極7が同一面内に形成されるため、PR(ホトレジスト)欠陥により、ドレイン電極一面常電極間の短絡欠陥が発生する欠点がある。特に、ディスプレイ用薄膜トランジスタアレイをして、1、1の短条で、1で1の場合、画楽間回路で大きくするため、ドレインと画楽電極間の間隔はできる関り狭くすることが望ましいため、この短路欠陥の発生類には、他のパターン形成と比べ格段に高いものとなり、薄膜トランジスタアレイ装置の歩留りを低下させる大きな要因となっている。

本発明の目的は、前記の欠点を除去することにより、回彙電極とソース電極またはドレイン電極 との短絡欠陥の発生を防止し、製品の歩留りを向 上できる薄膜トランジスタアレイ装置を提供する ことにある。

[問題点を解決するための手段]

本発明は、アレイ状に配列された複数の薄膜トランジスタと、この薄膜トランジスタにそれぞれ 接続された複数の画業電極とを備えた薄膜トラン

ジスタアレイ装置において、前記薄膜トランジスクのソース電極およびドレイン電極上に層間絶疑膜を設け、この層間絶疑膜中に設けられた閉口部を介して前記ソース電極またはドレイン電極と前記画条電極とを接続したことを特徴とする。

(作用)

画楽電塔とソース電極またはドレイン電極との 接続は、層間絶縁膜中の関ロ部を介して行われる。

従って、画素電話とソース電極またはドレイン 電話間には層間絶縁膜(例えば弦化シリコン膜) が介在し、たとえ、PR欠陥が存在しても両電極 間が電気的に短絡することはなくなり、製品の製 造歩留りを向上させることが可能となる。

(実施例)

以下、本発明の実施例について図阅を参照して税額する。

第1図は本発明の第一実施例の要部を示す模式 的機断面図で、一つの寝膜トランジスクを取り出 して示したものである。

本第一実施例は、アレイ状に配列された複数の

寒腹トランジスタと、この寒腹トランジスタにそれぞれ接続された複数の画素電極10とを備えた寒膜トランジスタアレイ装置において、

前記淳膜トランジスタのソース電極?およびドレイン電極6上に層間絶縁膜としてのシリコン電化(SiNa)膜8を設け、このシリコン電化膜8に設けられた関口部9を介してソース電極?と囲業電極10とを接続したものである。

なお、第1図において、1はガラス基板、2は ゲート電極、3はゲート絶縁膜、4はi-a-Si 層、および5は $n^+$  -a-Si層である。

本発明の特徴は、第1図において、開口部9を 有するシリコン変化膜8を設けたことにある。

次に、本第一実施例の製造方法について説明する。

ガラス基板 1 上にゲート電極 2 が形成され、ゲート絶縁膜として窒化シリコン膜 3 が3000 人、トランジスク層としてi-a-SiB 4 が3000 人、オーミックコンタクト層として $n^*-a-SiB 5$  が 500 人、それぞれ形成される。次に、トランジス

## **特聞平2-157827 (3)**

夕部以外のiーaーSi層 4 および n ー aーSi層 5 が除去され、ドレイン電極 6 およびソース電極 7 となるCrが3000 Aスパッタにより形成されパターン化される。その後、層間絶縁膜として強化シリコン膜 8 を1000 A 形成し、開口部 9 をエッチングにより形成し、ITO 800 A をスパッタにより形成して、パターンニングし面素電極10を形成する。

本第一実施例によれば、ドレイン電極 6 と画素 電極10の間には窒化シリコン膜 8 が存在し、たと えPR欠陥が存在しても、画楽電極10とドレイン 電極 6 が電気的に短絡することはない。

第2図は本発明の第二実施例の要都を示す模式 的維斯面図である。

本第二実施例は、層間絶縁膜をポリイミド原11 によって形成し、その関ロ部9によって、ソース 電極7と囲素電極10とを接続したものである。

本発明の特徴は、第2図において関口部9を有するポリイミド膜11を設けたことにある。

本発明の第二実施例は、窒化シリコン膜8の代

わりにポリイミド膜11を形成することで、前述の 第一実施例と同様にして製造される。

本第二実施例では、薄膜トランジスタアレイ装置の表面が平坦な形状となり、液晶パネル形成におけるギャップ制御、および配向制御が行いやすい利点がある。

なお、前述の説明は、面楽電極とソース電極と が接続される場合について行ったけれども、ソー ス電極の代わりに西楽電極とドレイン電極とが接 続される場合も同様である。

## (発明の効果)

以上説明したように、本発明は、薄膜トランジスタのドレイン・ソース電極と西素電極の間に周間絶縁膜を設け、この層間絶縁膜中の関口部を介して両者を接続することにより、両者の短絡欠略を大幅に低減でき、製品の歩留りを向上できる効果がある。

#### 4. 図面の簡単な説明

第1図は本発明の第一実施例の要部を示す模式


## 的锥断面盔。

第2図は本発明の第二実施例の要部を示す模式 的維斯面図。

第3図は従来例の要部を示す模式的報断面図。

1 … ガラス基板、2 … ゲート電極、3、8 … シリコン窒化膜、4 … i ー a — Si層、5 … n \* ー a — Si層、6 … ドレイン電極、7 …ソース電極、9 … 閉口部、10… 画条電極、11…ポリイミド膜。

特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 1: ケラス基級 5: m-a-Si層 9: 隣口部 2:ゲート電磁 6: Fレイン電路 10: 血素電磁 3,8: 空をシリコン展 7:ソース電磁 11: ホリイミド膜 6: i-a-Si 層




# 持間平2-157827 (4)

 1: オラス基級
 5: n² - q - Si 層

 2: ゲート 自私
 6: ドレイン電板

 3: 宝化シリゴン膜
 7: ソース 管磁

 4: i-q-Si 層
 10: 過素値級



、 従来例 第 3 図

- (19)【発行国】日本国特許庁(JP)
- (12)【公報種別】公開特許公報(A)
- (11)【公開番号】特開平2-157827
- (43) 【公開日】平成2年(1990)6月18日
- (54) 【発明の名称】薄膜トランジスタアレイ装置
- (51)【国際特許分類第5版】

G02F 1/136 500

H01L 27/12

H01L 29/784

【審査請求】\*

【全頁数】4

- (21) 【出願番号】特願昭63-313341
- (22) 【出願日】昭和63年(1988) 12月12日
- (71)【出願人】

【識別番号】999999999

【氏名又は名称】日本電気株式会社

【住所又は居所】\*

(72)【発明者】

【氏名】助川統

【住所又は居所】\*

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

2

1

# 【特許請求の範囲】

1、アレイ状に配列された複数の薄膜トランジスタと、この薄膜トランジスタにそれぞれ接続された複数の画素 電極とを備えた薄膜トランジスタアレイ装置において、 前記薄膜トランジスタのソース電極およびドレイン電極 上に層間絶縁膜を設け、

この層間絶縁膜中に設けられた開口部を介して前記ソース電極またはドレイン電極と前記画素電極とを接続したことを特徴とする薄膜トランジスタアレイ装置。